## (19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

FΙ

# (11)特許出顧公開番号 特開平4-237340

(43)公開日 平成4年(1992)8月25日

技術表示箇所

(51) Int.Cl.<sup>5</sup>
G 0 6 F 11/28

識別記号 庁内整理番号

340 A 7165-5B

3 2 0 D 7165-5B

11/34

D 7165-5B

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平3-5530

(22) 出願日

平成3年(1991)1月22日

(71)出願人 000232047

日本電気エンジニアリング株式会社 東京都港区西新橋3丁目20番4号

(72)発明者 山口 猛雄

東京都港区西新橋三丁目20番4号日本電気

エンジニアリング株式会社内


(74)代理人 弁理士 内原 晋

## (54) 【発明の名称】 プログラム評価支援装置

## (57)【要約】

【構成】アクセスアドレス104を記録するアクセスアドレス記録手段111と、記録すべきアクセスアドレスを指定する記録アドレス指定手段105,106と、この記録アドレス指定手段により指定されたアドレス範囲内に該アクセスアドレスが存在するタイミングにアクセスアドレス記録手段111に対し該アクセスアドレスを記録するように指示する記録タイミング制御手段110とを有する。

【効果】一定のアドレス領域のみのアクセスアドレスを 記録対象とすることができる。したがって記録データの 解析を容易にし、評価対象プログラムの評価を効率的に 行なうことができる。



1

#### 【特許請求の範囲】

【請求項1】 評価対象プログラムを実行するプロセッサ部と、このプロセッサ部が主記憶部や周辺装置にアクセスするときのアクセスアドレスを検出できる機能を持ったプログラム評価支援装置において、前記アクセスアドレスを記録するアクセスアドレス記録手段と、記録すべきアクセスアドレスを指定する記録アドレス指定手段と、前記記録アドレス指定手段により指定されたアドレス範囲内に前記アクセスアドレスが存在するタイミングに前記アクセスアドレス記録手段に対しアクセスアドレスを記録するように指示する記録タイミング制御手段とを有することを特徴とするプログラム評価支援装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プログラム評価支援装置に関し、特にプロセッサ部が評価対象プログラムを実行するに当り、アクセスするアドレスが一定範囲内に存在しているときのみアクセスアドレスをアドレス記録手段に記録する機能を持ったプログラム評価支援装置に関する。

[0002]

【従来の技術】従来のプログラム評価支援装置は、評価対象プログラムがアクセスするアドレスを記録することで、評価対象プログラムがどの様なアクセスを行なってきたかを知ることにより評価対象プログラムのアクセスの正当性を確認するのに用いられてきた。従来のこの種のプログラム評価支援装置の代表的な構成例では、アクセスアドレスをすべて記録する。すなわち、従来例は図3に示すように、301は評価対象プログラムを実行するプロセッサ部、303はプロセッサ部302によりアクセスカもに、301や周辺装置、304はプロセッサ部302が主記憶部301や周辺装置303にアクセスしたときのアクセスアドレス、305はアクセスアドレス304を記録するアクセスアドレス記録部である。

【0003】プロセッサ部302は、主記憶部301に 格納されている評価対象プログラムの手順に従い主記憶 部301もしくは周辺装置303に対してアクセスを行 う。この時のアクセスアドレス304をアクセスアドレ ス記録部305に記録していた。

[0004]

【発明が解決しようとする課題】上述した従来のプログラム評価支援装置では、記録対象アドレスに対し範囲指定ができず、アクセスアドレスをすべて記録するので、アクセスアドレス記録部の容量の制約などにより目的とする部分のアクセスアドレスのシーケンスを記録できなかったり、目的とする部分以外のアクセスアドレスも記録されるために、記録データの解析に多くの時間を要してしまうという欠点があった。

[0005]

【課題を解決するための手段】本発明のプログラム評価 支援装置では、評価対象プログラムを実行するプロセッ サ部と、このプロセッサ部が主記憶部や周辺装置にアク セスするときのアクセスアドレスを検出できる機能を持 ったプログラム評価装置において、前記アクセスアドレ

スを記録するアクセスアドレス記録手段と記録すべきアクセスアドレスを指定する記録アドレス指定手段と、前記記録アドレス指定手段により指定されたアドレス範囲内に前記アクセスアドレスが存在するタイミングに前記アクセスアドレス記録手段に対しアクセスアドレスを記

10 アクセスアドレス記録手段に対しアクセスアドレスを記録するように指示する記録タイミング制御手段とを有することを特徴とする。

[0006]

【実施例】次に、本発明を図面を参照して説明する。

【0007】図1は本発明の第1の実施例のブロック 図、図2は本発明の第2の実施例のプロック図である。 図1において、101は評価対象プログラムを含む主記 **憶部、102は評価対象プログラムを実行するプロセッ** サ部、103はプロセッサ部によりアクセスされる周辺 20 装置、104はプロセッサ部が主記憶部101や周辺装 置103にアクセスしたときのアクセスアドレス、10 5はアクセスアドレス104と記録する上限アドレスを 保持している上限アドレスレジスタ、106はアクセス アドレス104と記録する下限アドレスを保持している 下限アドレスレジスタ、107はアクセスアドレス10 4と上限アドレスレジスタ105の内容を比較するため の上限比較器、108はアクセスアドレス104と下限 アドレスレジスタ106の内容を比較するための下限比 較器、109は上限比較器107と下限比較器108の 30 結果の何れもが成立していることを判定するための判定 ゲート、110は判定ゲート109により判定された結 果を基に、アクセスアドレスを記録するタイミングを制 御する記録タイミング制御部、111はアクセスアドレ スを記録するアクセスアドレス記録部である。

【0008】次に第1の実施例の動作を説明する。

【0009】プロセッサ部102は、主記憶部101に格納されている評価対象プログラムに従い主記憶部101もしくは周辺装置103に対してアクセスを行う。この時のアクセスアドレス104と上限アドレスレジスタ105及び下限アドレスレジスタ106の内容をそれぞれ上限比較器107及び下限比較器108により比較し、その各々の比較結果を判定ゲート109により判定し、その判定の結果を基に記録タイミング制御部110で記録するタイミングを制御してアクセスアドレス記録部111にアクセスアドレス104を記録する。

【0010】次に本発明の第2の実施例の構成を図2により説明する。201は評価対象プログラムを含む主記憶部、202は評価対象プログラムを実行するプロセッサ部、203はプロセッサ部によりアクセスされる周辺50 装置、204はプロセッサ部202が主記憶部201や

3

周辺装置203にアクセスしたときのアクセスアドレ ス、205は記録すべきアクセスアドレスを保持してい る記録アドレスレジスタ、206はアクセスアドレス2 04 及び記録アドレスレジスタ205 に対するマスクア ドレスを保持するマスクアドレスレジスタ、207はア クセスアドレス204をマスクアドレスレジスタ206 の内容でマスクするアクセスアドレスマスク部、208 は記録アドレスレジスタ205の内容をマスクアドレス レジスタ206の内容でマスクする記録アドレスマスク 部、209はアクセスアドレスマスク部207及び記録 アドレスマスク部208によってマスクされたアドレス を比較するための比較器、210は比較器209により 比較された結果を基に記録するべきアクセスアドレスの タイミングを制御する記録タイミング制御部、211は アクセスアドレス204を記録タイミング制御部210 によって制御されたタイミングで記録するアクセスアド レス記録部である。

【0011】次に第2の実施例の動作を説明する。マスクアドレスレジスタ206に設定する値により容易に複数のアドレス領域を指定することができる。複数アドレス領域を指定することができる。複数アドレス領域指定による記録機構は、アクセスアドレス204及び比較アドレス205をアクセスアドレス比較部207、記録アドレスマスク部208を用いてマスクアドレスレジスタ206の内容でマスクし、そのマスクされたアドレス204が、記録対象領域内に存在するかどうかを検出する。その検出結果を基に記録タイミング制御部210によって記録タイミングを制御されたアクセスアドレス記録部211は、アクセスアドレス204を記録する。この時アドレス記録領域は、アドレスマスクレジスタ206によりアクセスアドレス204及び記録アドレス205の双方をマスクすることにより指定される。

【0012】記録アドレス領域の指定方法の具体例を以下に示す。アクセスアドレス204及び比較アドレス205を仮に16ピットとする。マスクアドレスレジスタ206により最下位4ピット及び最上位2ピットがマスクされ、記録アドレスレジスタ205に16進数でFFFFHがセットされているものとすると、アクセスアドレス204が3FF0~3FFFH,7FF0~7FFFH番40地の何れかの範囲に存在したならば、比較器209はそ

れぞれのマスクされたアドレスが一致していると検出し、その検出結果を基に記録タイミング制御部210はアクセスアドレス記録部211に対してそのときのアクセスアドレス204を記録するように制御する。

#### [0013]

【発明の効果】以上説明した様に本発明は、アクセスアドレスを記録するアクセスアドレス記録手段と、記録すべきアクセスアドレスを指定する記録アドレス指定手段と、この記録アドレス指定手段により指定されたアドレス範囲内に該アクセスアドレスが存在するタイミングにアクセスアドレス記録手段に対し該アクセスアドレスを記録するように指示する記録タイミング制御手段とを有することにより、一定のアドレス領域のみのアクセスアドレスを記録対象とすることができる。したがって記録データの解析を容易にし、評価対象プログラムの評価を効率的に行なうことができる効果がある。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例のプログラム評価支援装置のプロック図である。

20 【図2】本発明の第2の実施例のプログラム評価支援装置のプロック図である。

【図3】従来のプログラム評価支援装置のプロック図である。

#### 【符号の説明】

101, 202, 301 主記憶部

102, 202, 302 プロセッサ部

103, 203, 303 周辺装置

104, 204, 304 アクセスアドレス

105 上限アドレスレジスタ

106 下限アドレスレジスタ

107 上限比較器

108 下限比較器

109 判定ゲート

110,210 記録タイミング制御部

111, 211, 305 アクセスアドレス記録部

205 記録アドレスレジスタ

206 マスクアドレスレジスタ

207 アクセスアドレスマスク部

208 記録アドレスマスク部

10 209 比較器

